

Date: November 22, 2006

D STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

NOV 2 2 2006

Teruaki Uehara

Group Art Unit: 2193

Serial No.: 10/642,735

Examiner: C. Ngo

Filed: August 19, 2003

Confir. No.: 3778

For: ARITHMETIC UNIT AND METHOD FOR DATA STORAGE AND READING

CLAIM OF PRIORITY

U.S. Patent and Trademark Office Customer Window, Mail Stop Amendment Randolph Building 401 Dulany Street Alexandria, VA 22314

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2002-241371

filed August 22, 2002

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS & WHITT, P.L.L.C.

Andrew J. Telesz, Jr.

Registration No. 33,581

One Freedom Square 11951 Freedom Drive, Suite 1260 Reston, Virginia 20190 Tel. (571) 283-0720 Fax. (571) 283-0740

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて \る事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月22日

出願番号

Application Number:

特願2002-241371

ST.10/C]:

[JP2002-241371]

出 願 人 pplicant(s):

沖電気工業株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2003年 1月14日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

OH003719

【あて先】

特許庁長官殿

【国際特許分類】

G06F 5/00

G05B 19/00

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

上原 輝昭

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100085419

【弁理士】

【氏名又は名称】

大垣 孝

【手数料の表示】

【予納台帳番号】

012715

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001068

【プルーフの要否】.



【書類名】 明細書

【発明の名称】 演算装置及びデータの格納方法及びデータの読出方法

【特許請求の範囲】

【請求項1】 メモリから読み出したデータに対して所定の演算を行う演算 論理ユニットと、

前記メモリから読み出したデータを一時格納するレジスタと、

前記演算論理ユニットまたは前記レジスタを選択し、前記メモリから読み出したデータの一部を、選択した前記演算論理ユニットまたは前記レジスタから出力される出力データに置き換えることが可能な混合回路と、

を有することを特徴とする演算装置。

【請求項2】 桁上げ信号が任意のビット位置での桁上げを指示する場合に 、上位桁へのキャリー伝搬を禁止することが可能な演算論理ユニットと、

前記演算論理ユニットでの演算前に、前記演算論理ユニットで使用されるデータを格納可能なレジスタと、

前記演算論理ユニットまたは前記レジスタを選択し、メモリから読み出したデータの一部を、選択した前記演算論理ユニットまたは前記レジスタから出力される出力データに置き換えることが可能な混合回路と、

を有することを特徴とする演算装置。

【請求項3】 複数のデータを連続して格納するメモリと、

所定の組合せによるデータのビット幅が2のn乗ビット未満である場合に、後続の所定の組合せによるデータの先頭が0ビット目または8ビット目になるように、0ビット目または8ビット目から不足するビット幅分だけ未使用データを所定の組合せによるデータの後に挿入する混合回路と、

を有することを特徴とする演算装置。

【請求項4】 前記混合回路は、前記メモリから読み出したデータの一部を、前記演算論理ユニットが演算した演算結果に置き換える場合に、一演算処理毎に、置き換えるデータの位置を所定ビットづつシフトして置き換えることを特徴とする請求項1~3のいずれか1項に記載の演算装置。

【請求項5】 前記メモリは2つのメモリブロックを備えることを特徴とす

る請求項1~4のいずれか1項に記載の演算装置。

【請求項6】 所定の演算を行う演算論理ユニットとデータを格納するメモリとを有する演算回路が、複数のデータを連続して前記メモリに格納する場合に、所定の組合せによるデータのビット幅が2のn乗ビット未満であるときに、後続の所定の組合せによるデータの先頭が0ビット目または8ビット目になるように、0ビット目または8ビット目から不足するビット幅分だけ未使用データを所定の組合せによるデータの後に挿入することを特徴とするデータの格納方法。

【請求項7】 前記演算回路が、前記メモリから読み出したデータの一部を、前記演算論理ユニットが演算した演算結果に置き換える場合に、一演算処理毎に、置き換えるデータの位置を所定ビットづつシフトして置き換えることを特徴とする請求項6に記載のデータの格納方法。

【請求項8】 所定の演算を行う演算論理ユニットとデータを格納するメモリとを有する演算回路が、第1及び第2の2つのメモリブロックを備えるメモリから2のn乗ビットづつデータを読み出す工程と、読み出したデータの中から演算処理に供さない部分と演算処理に供する部分とに分離する工程とを有し、

前記読み出す工程では、同一段の第1及び第2のメモリブロックから読み出す場合と、第2のメモリブロック及び次段の第1のメモリブロックから読み出す場合とを所定の順番で行い、

前記分離する工程では、一演算処理毎に、前記メモリから読み出したデータから演算処理に供さない部分の位置を所定ビットづつシフトして演算処理に供する 部分と演算処理に供さない部分とに分離することを特徴とするデータの読出方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、1ワードのビット幅が標準的な2のn乗ビットでないデータの演算 処理を行う演算処理装置に関する。

[0002]

【従来の技術】

画像や音声等を出力するまたは加工する装置の中には、画像や音声の品位を向上させるために、あるいは画像や音声に付加的な情報を添付するために、1ワードのビット幅が標準的な2のn乗ビットでないデータを用いるものがある。このような装置として、例えば、いわゆる第3世代携帯電話や複数階調の画像データを発生する情報処理装置等がある。このような装置は、デジタルシグナルプロセッサ(以下、DSPという)やその他の演算装置を搭載しており、これにより1ワードのビット幅を標準的な2のn乗ビットに変換して様々な演算処理を行う。

[0003]

以下に、第3世代携帯電話に搭載されるDSPを例にして、従来の演算装置を 説明する。

[0004]

第3世代携帯電話は、常に良好な通信が行なえるように、DSPを用いて広い 周波数帯域の中からいくつかの特定帯域の信号を抽出する。そして、その中から 特に受信感度の高い周波数帯域を選択して通信を行なう。なお、このとき、DS Pは、通常、後述のデジタルマッチドフィルタ(以下、DMFという)アルゴリ ズムと称される手法を用いて特定帯域の信号のパス強度を強調し、これにより特 定帯域の信号を抽出する。

[0005]

図19は従来の演算装置の構成を示す図、図20及び図21は2つのメモリブロックに格納されるデータの配置を示す図、図22及び図23はDMFアルゴリズムの概要を示す図、図24~図27はDMFアルゴリズムの算術式を示す図表である。なお、ここでは、各ブロック間でのデータの伝送処理や演算手段での演算処理は32ビット単位で行われるものとして説明する。

[0006]

図19中、シフター11は、演算処理を容易化させるために、後述のアキュムレータ15やメモリ17から伝送されるデータを所定ビットシフトして位相の調整を行う。演算論理ユニット(以下、ALUという)13は、シフター11から伝送されるデータや後述のアキュムレータ15から伝送されるデータに基づいて、後述のDMFアルゴリズムによる演算を実行する。アキュムレータ15はAL

U13による演算結果を格納するレジスタであり、Acc₀とAcc₁の2つのブロックからなる。なお、アキュムレータ15に格納された演算結果は、第1のルート23に沿ってメモリ17に出力される。また、図示しない制御部の制御に基づいて、所定の演算処理時に第2のルート25に沿ってALU13に伝送され、そこで後続の演算処理に供される。

[0007]

メモリ17は、所定ビット(図19に示す従来例では16ビット)幅の第1の メモリブロック19と第2のメモリブロック21を備え、アキュムレータ15か ら伝送されるALU13による演算結果を格納する。

[0008]

なお、図20にメモリ17に格納されるデータの大まかな配置を、更に図21にメモリ17に格納されるデータの詳細な配置を示す。メモリ17は、IパートデータとRパートデータの組合せによる演算結果のうち、Iパートデータを第1のメモリブロック19に、Rパートデータを第2のメモリブロック21に格納する。そして、メモリ17は、演算結果の各ワードが所定ビット(16ビット)幅未満である場合に、不足するビット幅分だけ未使用データを格納する。例えば、図20及び図21に示す例では、IパートデータとRパートデータがそれぞれ10ビット幅であるので、メモリ17は6ビット幅の未使用データを第1のメモリブロック19と第2のメモリブロック21のそれぞれに格納している。なお、図21中、「[-In-]」はIパートデータを格納している領域、「[-Rn-]」はRパートデータを格納している領域、「*」は未使用データを格納している領域を示している。

[0009]

なお、16ビット幅のメモリ17に32ビット幅のALU13を接続するのは、乗算演算により演算幅が増大した場合に対応するためであるが、メモリ17は16ビット幅に限らず、4や32等、2のn乗のビット幅にすることも可能である。ただし、現時点では、16ビット幅のメモリが広く普及している上、コストも安いので、DSPのコストを低減させるには16ビット幅のものが望ましい。

[0010]

以下に、DMFアルゴリズムについて説明する。図22及び図23はDMFアルゴリズムの概要を示す図、図24~図27はDMFアルゴリズムの算術式を示す図表である。

[0011]

図22中、「+」は加算演算を示し、「*」は乗算演算を示す。ただし、乗算演算*は、DMFアルゴリズムにおける乗数が1または-1であるため、実際は符号が変わらないか反転することになるだけである。なお、加算回路や乗算回路の構成については特に問わないので、ここでは説明を省略する。

[0012]

[0013]

図23は図22における各演算過程の入出力を示し、図24~図27は図23における各入出力の関係を示している。図23に示すように、各入出力 A_1 ~ A_8 、 B_1 ~ B_8 、 C_1 ~ C_8 、 C_1 ′~ C_3 ′、 C_5 ′、 C_7 ′は、入力 A_0 を起点としている。各入出力の関係を表す算術式を図24に、また、 B_1 ~ B_8 の値を図25に、 C_1 ~ C_8 の値を図26に、 C_1 ′~ C_3 ′、 C_5 ′及び C_7 ′の値を図27に示す

[0014]

なお、遅延値 $D_1 \sim D_8$ の各出力 $A_1 \sim A_8$ は、遅延値 $D_1 \sim D_8$ の値がそれぞれ128,64,16,32,8,1,4,2サイクルであるので、 A_0 の値を起点にしてそれぞれ128,128+64=192,192+16=208,208 + 3 2 = 2 4 0,240+8=248,248+1 = 2 4 9,249+4 = 2 5 3,253 + 2 = 2 5 5 サイクル遅延した値となる。例えば入力 A_0 の値を x_0 とする場合に、 D_1 の出力 A_1 の値は x_{128} 、 D_2 の出力 A_2 の値は x_{192} 、 D_3 の出力 A_3 の値は x_{208} 、 D_4 の出力 A_4 の値は x_{240} 、 D_5 の出力 A_5 の値は x_{248} 、 D_6 の出力 A_6 の値は x_{249} 、 D_7 の出力 A_7 の値は x_{253} 、 D_8 の出力 A_8 の値は x_{255} となる。

[0015]

DMFアルゴリズムによる演算結果は、DMFアルゴリズムの上の段による演算結果(例えば $C_1 \sim C_8$ の値)はアキュムレータ15のAcc $_1$ に格納され、下の段による演算結果(例えば C_1 ' $\sim C_3$ '及び C_5 '及び C_7 'の値)はアキュムレータ15のAcc $_0$ に格納される。

[0016]

【発明が解決しようとする課題】

従来のDSPは、一度に16ビットのデータをメモリ17からALU13に出力する。しかしながら、演算処理に用いるデータは、そのうちの10ビット分だけである。そのため、従来の演算装置は、一度に6ビットのデータを無駄にALU13に出力していた。

[0017]

またALU13は32ビット幅の演算器(図示せず)を内蔵するが、ALU13は、そのうちの10ビット幅分しか使用していない。そのため、従来の演算装置は、22ビット幅分の演算器を無駄にしていた。

[0018]

このように、従来の演算装置は、1ワードが標準的なビット幅でないデータを 用いて演算処理する場合に、IパートデータとRパートデータの間に未使用部を 配置しているためALU13に内蔵される演算器やメモリ17の使用に無駄が発 生し、特にDMFアルゴリズムによる演算処理を行なう際に、演算能力やメモリ を有効に活用できないという問題点があった。

[0019]

【課題を解決するための手段】

上記課題を解決するために本発明に係る演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニットと、前記メモリから読み出したデータを一時格納するレジスタと、前記演算論理ユニットまたは前記レジスタを選択し、前記メモリから読み出したデータの一部を、選択した前記演算論理ユニットまたは前記レジスタから出力される出力データに置き換えることが可能な混合回路と、を有することを特徴とする。

[0020]

また別の本発明に係る演算装置は、桁上げ信号が任意のビット位置での桁上げを指示する場合に、上位桁へのキャリー伝搬を禁止することが可能な演算論理ユニットと、前記演算論理ユニットで使用されるデータを格納可能なレジスタと、前記演算論理ユニットまたは前記レジスタを選択し、メモリから読み出したデータの一部を、選択した前記演算論理ユニットまたは前記レジスタから出力される出力データに置き換えることが可能な混合回路と、を有することを特徴とする。

[0021]

さらに別の本発明に係る演算装置は、複数のデータを連続して格納するメモリと、所定の組合せによるデータのビット幅が2のn乗ビット未満である場合に、 後続の所定の組合せによるデータの先頭が0ビット目または8ビット目になるように、0ビット目または8ビット目から不足するビット幅分だけ未使用データを 所定の組合せによるデータの後に挿入する混合回路と、を有することを特徴とする。

[0.022]

【発明の実施の形態】

本実施の形態は、16ビット幅のレジスタと混合回路を設け、制御部に特殊な 制御をさせることにより、使用メモリ量(特に、DMFアルゴリズムに基づく演 算処理時における使用メモリ量)を従来の2/3に低減することを目的とする。 [0023]

図1は本発明に係る演算装置の構成を示す図である。

[0024]

本発明に係る演算装置は、1ワードが標準的な2のn乗のビット幅でないデータの演算を、高速に少ないメモリ量で行えるように構成されている。

[0025]

以下に、第3世代携帯電話に搭載されるDSPを例にして、本発明の実施の形態を説明する。なお、各図は本発明を理解できる程度に概略的に示してあるにすぎない。また、各図において、共通する要素については、同一の符号を付し、説明を省略する。

[0026]

本実施の形態に係るDSPは、図1に示すように、レジスタ27と混合回路29とを備えている。レジスタ27は、メモリ17から出力されるデータを一時格納するために設けられている。混合回路29は、メモリ17から出力されるデータ(すなわち、レジスタ27に一時格納されたデータ)に対し、その一部をALU13'から出力されるデータに置き換えるために設けられている。なお、レジスタ27と混合回路29も、他の要素と同様に、図示しない制御部によって制御されている。また、本実施の形態に係るALU13'は、後述するように、分割信号Kが入力されることにより任意の位置でキャリー信号を分割する機能が付加されている。

[0027]

ところで、本実施の形態は、メモリ17として、既に大量に普及している汎用的なメモリを利用可能とすることが意図されている。そこで、本実施の形態では、メモリ17に格納するデータを図2~図12に示すように配列するとともに、ALU13'が演算し易くなるように、図示しない制御部によってメモリ17に対して特殊な制御を行っている。

[0028]

図2~図12は、2つのメモリブロックに格納されるデータの配置を示す図であり、図2にはメモリ17に格納されるデータの大まかな配置が、また図3~図

12にはメモリ17に格納されるデータの詳細な配置が示されている。なお、図 $3\sim$ 図12中、「[-In-]」はIパートデータを格納している領域、「[-Rn-]」はRパートデータを格納している領域、「*」は未使用データを格納している領域を示している。

. [0029]

図2~図12に示すように、メモリ17は、10ビット幅のIパートデータと10ビット幅のRパートデータの組合せによるデータに4ビット幅の未使用データを付加して24ビット幅のデータとし、これらを各16ビット幅の第1及び第2のメモリブロック19、21の中に連続して格納する。本実施の形態は、データをこのように格納することにより、メモリ17の未使用領域を従来の12/32=37.5%分から4/32=12.5%分に低減している。

[0030]

なお、未使用データのビット幅は、後述の理由により、後続のデータの先頭が 0ビット目または8ビット目から始まるようにするのが望ましい。例えば、図2 に示す例では、Iパートデータのビット幅が10ビット、Rパートデータのビッ ト幅が10ビットであるので、未使用データのビット幅は4ビットになっている 。仮に、IパートデータやRパートデータのビット幅が変われば、これに応じて 後続のデータの先頭が0ビット目または8ビット目から始まるように、未使用デ ータのビット幅も変えるのが望ましい。

[0031]

本実施の形態では、図示しない制御部は、メモリ17に対して以下のような制御を行う。

[0032]

すなわち、例えば、メモリ17には図3~図12に示すようなデータが格納されているものとする。

[0033]

図示しない制御部は、図22及び図23に示すDMFアルゴリズムに基づいて 入力 A_0 をALU13'に供給する。ここでは、入力 A_0 は、I0パートデータと R0パートデータとする。I0パートデータとR0パートデータは、メモリ17 のアドレス 0 と 1 に格納されている。そこで、図示しない制御部は、メモリ 1 7 のアドレス 0 と 1 に格納されていたデータを、シフター 1 1 を介して A L U 1 3 ' に供給するとともに、レジスタ 2 7 にも供給してそこに一時格納させる。次に、図示しない制御部は、A L U 1 3 ' に一演算処理を実行させ、その演算結果をアキュムレータ(以下、A c c という) 1 5 に一時格納させる。次に、レジスタ 2 7 に一時格納させたデータを混合回路 2 9 に出力させるとともに、A c c 1 5 に一時格納された演算結果を混合回路 2 9 に出力させる。次に、混合回路 2 9 に、後述する制御によって両者を混合させ、混合結果をメモリ 1 7 に出力させる。次に、メモリ 1 7 に、混合結果を元のアドレスであるアドレス 0 と 1 に格納させる。

[0034]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値 D_1 の出力 A_1 をALU13'に供給する。ここでは、出力 A_1 は、遅延値 D_1 の値が128 サイクルであるので0+128=128 サイクル遅延して格納されたデータとなる。すなわち、I128 パートデータとR128パートデータとなる。I128 パートデータとR128パートデータとなる。I128 パートデータとR128パートデータは、メモリ17のアドレス192と193 に格納されている。そこで、図示しない制御部は、メモリ17のアドレス192と193に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Acc15に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス192と193に格納させる。

[0035]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値 D_2 の出力 A_2 をALU13 に供給する。ここでは、出力 A_2 は、遅延値 D_2 の値が 64 サイクルであるので 128+64=192 サイクル遅延して格納されたデータとな

る。すなわち、I192パートデータとR192パートデータとなる。I192パートデータとR192パートデータは、メモリ17のアドレス288と289に格納されている。そこで、図示しない制御部は、メモリ17のアドレス288と289に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Acc15に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス288と289に格納させる。

[0036]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値 D_3 の出力 A_3 をALU13'に供給する。ここでは、出力 A_3 は、遅延値 D_3 の値が16サイクルであるので192+16=208サイクル遅延して格納されたデータとなる。すなわち、I208パートデータとR208パートデータとなる。I208パートデータとR208パートデータとなる。I208パートデータとR208パートデータとなる。I208パートデータとR208パートデータは、メモリ17のアドレス312と313に格納されている。そこで、図示しない制御部は、メモリ17のアドレス312と313に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させる。次に、15に一時格納された演算結果を混合回路29に出力させる。次に、15に一時格納された演算結果を混合回路29に出力させる。次に、混合結果を元のアドレスであるアドレス17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス12と313に格納させる。

[0037]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値 D_4 の出力 A_4 をALU13'に供給する。ここでは、出力 A_4 は、遅延値 D_4 の値が32サ

イクルであるので208+32=240サイクル遅延して格納されたデータとなる。すなわち、I240パートデータとR240パートデータとなる。I240パートデータとR240パートデータは、メモリ17のアドレス360と361に格納されている。そこで、図示しない制御部は、メモリ17のアドレス360と361に格納されたデータを、シフター11を介してALU13′に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13′に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Acc15に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス360と361に格納させる。

[0038]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値 D_5 の出力 A_5 をALU13'に供給する。ここでは、出力 A_5 は、遅延値 D_5 の値が8サイクルであるので240+8=248サイクル遅延して格納されたデータとなる。すなわち、I248パートデータとR248パートデータとなる。I248パートデータは、メモリ17のアドレス372と373に格納されている。そこで、図示しない制御部は、メモリ17のアドレス372と373に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAccl5に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Accl5に一時格納された演算結果を混合回路29に出力させるとともに、Accl5に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス372と373に格納させる。

[0039]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値Dgの出力

A₆をALU13'に供給する。ここでは、出力A₆は、遅延値D₆の値が1サイクルであるので248+1=249サイクル遅延して格納されたデータとなる。すなわち、I249パートデータとR249パートデータとなる。I249パートデータとR249パートデータとなる。I249パートデータとR249パートデータは、メモリ17のアドレス373と374に格納されている。そこで、図示しない制御部は、メモリ17のアドレス373と374に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Acc15に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス373と374に格納させる。

[0040]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値D7の出力 A7をALU13'に供給する。ここでは、出力A7は、遅延値D7の値が4サイクルであるので249+4=253サイクル遅延して格納されたデータとなる。 すなわち、I253パートデータとR253パートデータとなる。 I253パートデータとR253パートデータとなる。 I253パートデータとR253パートデータとなる。 I253パートデータとR253パートデータは、メモリ17のアドレス379と380に格納されている。そこで、図示しない制御部は、メモリ17のアドレス379と380に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAccl5に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Accl5に一時格納された演算結果を混合回路29に出力させるとともに、Accl5に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス379と380に格納させる。

[0041]

また、図示しない制御部は、DMFアルゴリズムに基づいて遅延値D₈の出力 A₈をALU13'に供給する。ここでは、出力A₈は、遅延値D₈の値が2サイクルであるので253+2=255サイクル遅延して格納されたデータとなる。すなわち、I255パートデータとR255パートデータとなる。I255パートデータとR255パートデータは、メモリ17のアドレス382と383に格納されている。そこで、図示しない制御部は、メモリ17のアドレス382と383に格納されたデータを、シフター11を介してALU13'に供給するとともに、レジスタ27にも供給してそこに一時格納させる。次に、図示しない制御部は、ALU13'に一演算処理を実行させ、その演算結果をAcc15に一時格納させる。次に、レジスタ27に一時格納させたデータを混合回路29に出力させるとともに、Acc15に一時格納された演算結果を混合回路29に出力させる。次に、混合回路29に後述する制御によって両者を混合させ、混合結果をメモリ17に出力させる。次に、メモリ17に、混合結果を元のアドレスであるアドレス382と383に格納させる。

[0042]

この後、アドレス383のI255パートデータとR255パートデータには、次の遅延値 D_1 の入力 A_0 が配置される。そして、次の演算処理時において、図示しない制御部は、アドレス383を新たなアドレス0と見なして上述した動作と同様の動作を実行する。

[0043]

なお、上述した動作において、データが遷移するパターンは3通りあり、それぞれを図13(a)~(c)に示す。なお、図13は2つのメモリブロックに格納されるデータの遷移過程を示す図である。図13中、無地の領域はデータが更新される部分を示しており、斜線を付した領域はデータが更新されない部分を示している。

[0044]

図13(a)~(c)に示す各パターンの遷移過程において、DSPの各構成は以下のように動作する。

[0045]

図13(a)に示すパターン1において、まず図示しない制御部は、第1のメモリブロック19からアドレスnに格納されたデータを読み出すとともに、第2のメモリブロック21からアドレスn+1に格納されたデータを読み出し、シフター11とレジスタ27に出力する。なお、アドレスnに格納されたデータとはIOパートデータの一部である。またアドレスn+1に格納されたデータとはROパートデータの一部と未使用データとI1パートデータである。

[0046]

シフター11は、アキュムレータ15やメモリ17から伝送されるデータを所 定ビットシフトして位相の調整を行う。そして、その結果をALU13'に出力 する。

[0047]

図14は本実施の形態に係るALU13'の内部構成を示す図である。図14中、AとBはシフター11を介して第1及び第2のメモリブロック19、21から伝送されるデータ、Cはキャリー信号、Kは分割信号、Xは出力信号、FAは加算演算回路である。

[0048]

ALU13'は、シフター11から伝送されるデータに対し、図示しない制御部から伝送される分割信号Kに基づいて、IOパートデータとROパートデータの組合せによるデータ(以下、演算に供するデータという)と、それ以外のデータ(以下、演算に供しないデータという)とに分割し、演算に供するデータを取得する。なお、分割は分割信号KがOのときに行われる。また演算に供するデータは図14に示す出力信号Xに相当する。

[0049]

次に、ALU13'は、アキュムレータ15から、前回の、現在の演算処理のサイクルと同じサイクルにおける演算結果(以下、前回サイクルの演算結果という)を取得する。なお、前回サイクルの演算結果とは、IパートデータとRパートデータの組合せによるデータである。そして、ALU13'は、シフター11から取得した演算に供するデータとアキュムレータ15から取得した前回サイク

ルの演算結果を用いて、上述のDMFアルゴリズムによる演算を実行する。図13(a)では、このときの演算結果を、IO'パートデータとRO'パートデータの組合せによるデータとして示している。

[0050]

ALU13'は、演算結果をアキュムレータ15に出力する。アキュムレータ15はALU13'による演算結果を格納するとともに、演算結果を第1のルート23に沿って混合回路29に出力する。また、図示しない制御部の制御に基づいて所定のタイミングで演算結果を第2のルート25に沿ってALU13'に出力する。

[0051]

他方、レジスタ27は、図示しない制御部の制御に基づいて、所定のタイミングでメモリ17から伝送されたデータを第3のルート23'に沿って混合回路29に出力する。

[0052]

混合回路29は、図示しない制御部の制御に基づいて、第3のルート23'に沿ってレジスタ27から伝送されるデータを8ビット毎に分割し、その中の演算に供する部分(すなわち、第1のメモリブロック19に格納されていた下位8ビットと上位8ビットのデータと、第2のメモリブロック21に格納されていた下位8ビットのデータ)を、第1のルート23に沿ってALU13'から伝送されるデータに置き換える。そして、これらに、演算に供しない部分(すなわち、第2のメモリブロック21に格納されていた上位8ビットのデータ)を付加して出力データを生成し、それらをメモリ17に出力する。

[0053]

メモリ17は、混合回路29から伝送された出力データを元のアドレスに格納する。すなわち、出力データの下位16ビットを第1のメモリブロック19のアドレスnに格納し、上位16ビットを第2のメモリブロック21のアドレスn+1に格納する。

[0054]

その結果、パターン1により、第1及び第2のメモリブロック19、21に格

納されていたデータは、第2のメモリブロック21に格納されていた上位8ビットだけが元の値のままで、それ以外が新たな値に更新される。

[0055]

図13(b)に示すパターン2において、まず図示しない制御部は、第2のメモリブロック21からアドレスn+1に格納されたデータを読み出すとともに、第1のメモリブロック19からアドレスn+2に格納されたデータを読み出し、シフター11とレジスタ27に出力する。なお、アドレスn+1に格納されたデータとはRO'パートデータの一部と未使用データとI1パートデータの一部である。またアドレスn+2に格納されたデータとはI1パートデータの一部とR1パートデータの一部と未使用データである。

[0056]

シフター11は、アキュムレータ15やメモリ17から伝送されるデータを所 定ビットシフトして位相の調整を行う。そして、その結果をALU13'に出力 する。

[0057]

ALU13'は、シフター11から伝送されるデータに対し、分割信号Kに基づいて、演算に供するデータと演算に供しないデータとに分割し、演算に供するデータを取得する。

[0058]

次に、ALU13'は、アキュムレータ15から前回サイクルの演算結果を取得する。そして、ALU13'は、シフター11から取得した演算に供するデータとアキュムレータ15から取得した前回サイクルの演算結果を用いて、DMFアルゴリズムによる演算を実行する。図13(b)では、このときの演算結果を、I1'パートデータとR1'パートデータの組合せによるデータとして示している。

[0059]

ALU13'は、演算結果をアキュムレータ15に出力する。アキュムレータ 15はALU13'による演算結果を格納するとともに、演算結果を第1のルート23に沿って混合回路29に出力する。また、図示しない制御部の制御に基づ いて所定のタイミングで演算結果を第2のルート25に沿ってALU13'に出力する。

[0060]

他方、レジスタ27は、図示しない制御部の制御に基づいて、所定のタイミングでメモリ17から伝送されたデータを第3のルート23'に沿って混合回路29に出力する。

[0061]

混合回路29は、図示しない制御部の制御に基づいて、第3のルート23'に沿ってレジスタ27から伝送されるデータを8ビット毎に分割し、その中の演算に供する部分(すなわち、第2のメモリブロック21に格納されていた上位8ビットと、第1のメモリブロック19に格納されていた上位8ビットと下位8ビットのデータ)を、第1のルート23に沿ってALU13'から伝送されるデータに置き換える。そして、これらに、演算に供しない部分(すなわち、第2のメモリブロック21に格納されていた下位8ビットのデータ)を付加して出力データを生成し、それらをメモリ17に出力する。

[0062]

メモリ17は、混合回路29から伝送される出力データを元のアドレスに格納する。すなわち、出力データの下位16ビットを第2のメモリブロック21のアドレスn+1に格納し、上位16ビットを第1のメモリブロック19のアドレスn+2に格納する。

[0063]

その結果、パターン2により、第1及び第2のメモリブロック19、21に格納されていたデータは、第2のメモリブロック21に格納されていた下位8ビットだけが元の値のままで、それ以外が新たな値に更新される。

[0064]

図13(c)に示すパターン3において、まず図示しない制御部は、第2のメモリブロック21からアドレスn+3に格納されたデータを読み出すとともに、第1のメモリブロック19からアドレスn+4に格納されたデータを読み出し、シフター11とレジスタ27に出力する。なお、アドレスn+3に格納されたデ

ータとは I 2 パートデータと R 2 パートデータの一部である。またアドレス n + 4 に格納されたデータとは R 2 パートデータの一部と未使用データと I 3 パートデータである。

[0065]

シフター11は、アキュムレータ15やメモリ17から伝送されるデータを所 定ビットシフトして位相の調整を行う。そして、その結果をALU13'に出力 する。

[0066]

ALU13'は、シフター11から伝送されるデータに対し、分割信号Kに基づいて、演算に供するデータと演算に供しないデータとに分割し、演算に供するデータを取得する。

[0067]

次に、ALU13'は、アキュムレータ15から前回サイクルの演算結果を取得する。そして、ALU13'は、シフター11から取得した演算に供するデータとアキュムレータ15から取得した前回サイクルの演算結果を用いて、DMFアルゴリズムによる演算を実行する。図13(c)では、このときの演算結果を、I2'パートデータとR2'パートデータの組合せによるデータとして示している。

[0068]

ALU13'は、演算結果をアキュムレータ15に出力する。アキュムレータ15はALU13'による演算結果を格納するとともに、演算結果を第1のルート23に沿って混合回路29に出力する。また、図示しない制御部の制御に基づいて所定のタイミングで演算結果を第2のルート25に沿ってALU13'に出力する。

[0069]

他方、レジスタ27は、図示しない制御部の制御に基づいて、所定のタイミングでメモリ17から伝送されたデータを第3のルート23'に沿って混合回路29に出力する。

[0070]

混合回路29は、図示しない制御部の制御に基づいて、第3のルート23'に沿ってレジスタ27から伝送されるデータを8ビット毎に分割し、その中の演算に供する部分(すなわち、第2のメモリブロック21に格納されていた下位8ビットと上位8ビットと、第1のメモリブロック19に格納されていた下位8ビットのデータ)を、第1のルート23に沿ってALU13'から伝送されるデータに置き換える。そして、これらに、演算に供しない部分(すなわち、第1のメモリブロック19に格納されていた上位8ビットのデータ)を付加して出力データを生成し、それらをメモリ17に出力する。

[0071]

メモリ17は、混合回路29から伝送される出力データを元のアドレスに格納する。すなわち、出力データの下位16ビットを第2のメモリブロック21のアドレスn+3に格納し、上位16ビットを第1のメモリブロック19のアドレスn+4に格納する。

[0072]

その結果、パターン3により、第1及び第2のメモリブロック19、21に格納されていたデータは、第1のメモリブロック19に格納されていた上位8ビットだけが元の値のままで、それ以外が新たな値に更新される。

[0073]

図15は混合回路29における出力データの遷移を示す図である。図15中、左側の上段のAcc [23:0], Reg [7:0]と左側の下段のReg [15:8], Acc [23:0]は、混合回路29がAcc15とレジスタ27からの出力を混合することによって生成したデータである。また、右側のOut [31:0]は、混合回路29がメモリ17から読み出されたデータの元のアドレスに応じて左側の上段のAcc [23:0], Reg [7:0]または左側の下段のReg [15:8], Acc [23:0]のいずれかを選択してメモリ17に出力する出力データである。

[0074]

ここで、Acc[x:y] はアキュムレータ 15 からの x ビット目から y ビット目の出力データを表現しており、Reg[x:y] はレジスタ 27 からの x ビ

ット目から y ビット目の出力データを表現している。例えば A c c [23:0] , R e g [7:0] は、アキュムレータ 1 5 からの 0 ビット目~2 3 ビット目までの 2 4 ビット幅の出力データとレジスタ 2 7 からの 0 ビット目~7 ビット目までの 8 ビット幅の出力データの組合せを表現している。また O u t [x:y] は混合回路 2 9 からの x ビット目から y ビット目の出力データを表現している。例えば O u t [31:0] は混合回路 2 9 からの 0 ビット目~3 1 ビット目までの3 2 ビット幅の出力データを表現している。

[0075]

なお、図示しない制御部は、一演算処理毎に、アドレス383のI255パートデータとR255パートデータに、次の遅延値 D_1 の入力 A_0 を配置し、次の演算処理時において、アドレス383を新たなアドレス0と見なして処理を実行する。これは、メモリ17のアドレス0とアドレス383がリング状に繋がっていると想定した場合に、基準点を1つ左に進めて処理することと同様になる。そのため、DSPは、簡易な制御で、演算に用いるデータを好適に出力することができるようになる。

[0076]

このような制御について、図16を用いて以下に詳述する。図16はサイクリックなデータの配置を示す図である。図16中、斜線を付した領域はデータの入力箇所を示している。

[00.77]

図示しない制御部は、メモリ17のDMFアルゴリズムによって定まる所定のアドレスに格納されたデータを、遅延値 D_1 、 D_2 、 D_3 、 D_4 、 D_5 、 D_6 、 D_7 、 D_8 の出力データとしてサイクリックに用いる。そして、一演算処理毎に、これらのデータは、各遅延値 D_1 ~ D_8 の出力データとして、上述のパターン1~3によって演算された演算結果に更新される。なお、最終の遅延値 D_8 の出力データは、次の演算処理時において、先頭の遅延値 D_0 の入力データとなる。このようにして、図22及び図23に示すDMFアルゴリズム1サイクルの演算処理が実行される。すると、図示しない制御部は、図16に示す基準点の位置を所定量(ここでは1個)だけ左回りに移動させて、次の演算処理を実行する。このときの

演算処理は、上述した動作と同様の動作となる。このようにして、図示しない制御部は、メモリ17から各遅延値に対応する入出力を次々と容易に読み出すことができる。このような機能は、DSPに標準的に設けられているモデュロアドレッシングを利用することにより簡単に実現できる。

[0078]

以下に、DSP内部における各構成の動作について説明する。なお、ALU13'は、分割信号Kやレジスタ値に基づいて、キャリー信号Cを任意のビット位置で切断可能としている。本実施の形態では、ALU13'は、10ビット幅で切断している。

[0079]

メモリ17に格納されたデータの構成が図13(a)に示すパターン1の場合、DSP内部における各構成は以下のように動作する。

[0080]

まず、図示しない制御部は、第1のメモリブロック19と第2のメモリブロック21の所定のアドレスから合計32ビット幅のデータを読み出し、シフター11とレジスタ27に出力する。シフター11は、データをシフトせずに、そのままALU13'に出力する。また、レジスタ27は、第1のメモリブロック19と第2のメモリブロック21の所定のアドレスから読み出されたデータを一時格納する。

[0081]

この後、ALU13'は、演算処理を実行して、その演算結果をAcc $_0$ とAcc $_1$ に出力する。

[0082]

 Acc_0 と Acc_1 は、演算結果を一時格納した後、それをシフター11に出力する。シフター11は、ALU13'を介して演算結果をそのまま Acc_0 と Acc_1 に出力する。 Acc_0 と Acc_1 は、再び演算結果を一時格納する。

[0083]

この後、レジスタ27は格納していたデータを混合回路29に出力するとともに、 Acc_0 と Acc_1 はALU13 による演算結果を混合回路29に出力する

[0084]

次に、混合回路 29 は、最下位ビット(LSB)側の 8 ビットがレジスタ 27 に格納されていたデータとなるように、レジスタ 27 に格納されていたデータと Acc_0 と Acc_1 に格納されていたALU13 による演算結果とを混合し、その混合結果をメモリ 17 に出力する。メモリ 17 は、混合結果を第 10 のメモリブロック 19 と第 20 のメモリブロック 21 の元のアドレスに格納する。

[0085]

メモリ17に格納されたデータの構成が図13(b)に示すパターン2の場合、DSP内部における各構成は以下のように動作する。

[0086]

まず、図示しない制御部は、第2のメモリブロック21と第1のメモリブロック19の所定のアドレスから合計32ビット幅のデータを読み出し、シフター11とレジスタ27に出力する。シフター11は、データを右に8ビットシフトしてALU13'に出力する。また、レジスタ27は、第2のメモリブロック21と第1のメモリブロック19の所定のアドレスから読み出されたデータを一時格納する。

[0087]

この後、ALU13'は、演算処理を実行して、その演算結果をAcc $_0$ とAcc $_1$ に出力する。Acc $_0$ とAcc $_1$ は、演算結果を一時格納した後、それをシフター11に出力する。シフター11は、演算結果を左に8ビットシフトしてALU13'を介してAcc $_0$ とAcc $_1$ に出力する。Acc $_0$ とAcc $_1$ は、左に8ビットシフトされたALU13'による演算結果を一時格納する。

[0088]

この後、レジスタ27は格納していたデータを混合回路29に出力するとともに、 Acc_0 と Acc_1 は左に8ビットシフトされたALU13 による演算結果を混合回路29に出力する。

[0089]

次に、混合回路29は、最上位ビット(MSB)側の8ビットがレジスタ27

に格納されていたデータとなるように、レジスタ27に格納されていたデータと A c c 0とA c c 1に格納されていたA L U 1 3'による演算結果とを混合し、その混合結果をメモリ17に出力する。メモリ17は、混合結果を第2のメモリブロック21と第1のメモリブロック19の元のアドレスに格納する。

[0090]

メモリ17に格納されたデータの構成が図13(c)に示すパターン3の場合、DSP内部における各構成は以下のように動作する。

[0091]

まず、図示しない制御部は、第2のメモリブロック21と第1のメモリブロック19の所定のアドレスから合計32ビット幅のデータを読み出し、シフター11とレジスタ27に出力する。シフター11は、データをシフトせずに、そのままALU13'に出力する。また、レジスタ27は、第2のメモリブロック21と第1のメモリブロック19の所定のアドレスから読み出されたデータを一時格納する。

[0092]

この後、ALU13'は、演算処理を実行して、その演算結果を Acc_0 と Acc_1 に出力する。 Acc_0 と Acc_1 は、演算結果を一時格納した後、それをシフター11に出力する。シフター11は、ALU13'を介して演算結果をそのまま Acc_0 と Acc_1 に出力する。 Acc_0 と Acc_1 は、再び演算結果を一時格納する。

[0093]

この後、レジスタ27は格納していたデータを混合回路29に出力するとともに、 Acc_0 と Acc_1 はALU13 による演算結果を混合回路29に出力する

[0094]

次に、混合回路 2 9 は、最下位ビット(LSB)側の 8 ビットがレジスタ 2 7 に格納されていたデータとなるように、レジスタ 2 7 に格納されていたデータと Acc_0 と Acc_1 に格納されていた ALU13 による演算結果とを混合し、その混合結果をメモリ 1 7 に出力する。メモリ 1 7 は、混合結果を第 2 のメモリブ

ロック21と第1のメモリブロック19の元のアドレスに格納する。

[0095]

以下に、ALU13'内部における演算過程を説明する。図17と図18はDMFアルゴリズムの概要を示す図である。図17と図18において括弧でくくる部分の演算過程を一例として詳述する。

[0096]

まず、図示しない制御部は、第1のメモリブロック19と第2のメモリブロック21のアドレス0と1から合計32ビット幅のデータを読み出し、シフター11とレジスタ27に出力する。シフター11は、データをシフトせずに、そのままALU13'に出力する。また、レジスタ27は、第1のメモリブロック19と第2のメモリブロック21のアドレス0と1から読み出されたデータを一時格納する。この後、ALU13'は、演算処理を実行する。

[0097]

[0098]

特に、演算結果 C_1 は、アキュムレータ15のA c c c_0 及びA c c c_1 に格納された遅延値 D_1 に対応するデータの最後に上書きで書き込まれる。そして、演算結果 C_1 は、データ D_1 とデータ D_2 が連続しているため、次の遅延値 D_2 の入力データとなる。

[0099]

なお、第1のメモリブロック19と第2のメモリブロック21のアドレス0と1から読み出されたデータのうち、演算に供しない部分は、レジスタ27に格納されている。この部分は、混合回路29によって演算結果と混合される。混合回路29は、その混合結果をメモリ17に出力し、第1のメモリブロック19と第2のメモリブロック21のアドレス0と1に格納させる。そのため、本実施の形態は、演算に供しない部分を演算するための時間を必要とせずに、簡易に出力データを生成することができる。また、上書き時に未使用データをそのまま書き出すこともできる。

[0100]

次に、ALU13'は、図18に示すように、 A_2 、 B_2 、 C_2 、 C_2 'を算出する。これらの値は、図24~図27に示す通りである。このようにして算出された演算結果は、図18に示すDMFアルゴリズムの概要を示す図の上の段によるもの(例えば C_2)がアキュムレータ15のAcc₁に格納され、下の段によるもの(例えば B_2 、 C_2 ')がアキュムレータ15のAcc₀に格納される。このようにして演算結果は、アキュムレータ15のAcc₀及びAcc₁に格納される。

[0101]

特に、演算結果 C_2 は、アキュムレータ1500Acc $_0$ 及びAcc $_1$ に格納された遅延値 D_2 に対応するデータの最後に上書きで書き込まれる。そして、演算結果 C_2 は、データ D_2 とデータ D_3 が連続しているため、次の遅延値 D_3 の入力データとなる。

[0102]

このようにして、ALU13'は、同様の演算を連続して実行し、最終的な演算結果を得る。

[0103]

その後、図示しない制御部は、図16に示す基準点の位置を、1個だけ左回りに移動させ、メモリ17に格納するデータをサイクリックに1個前進した形にして、次の演算処理を実行する。

[0104]

以上詳細に説明したように、本発明は、所定ビット幅のレジスタ27と混合回

路29を設けるだけで、DMF処理における使用メモリ量を低減できるという効果を有する。そのため、例えば第3世代携帯電話に用いられるDSPに適用した場合に、メモリ量を、510ワードから384ワードに、すなわち、126ワード分低減をさせることができる。

[0105]

しかも、本発明は、大幅な回路の増大がないので、極めて少ないコストでこの ような効果を達成できる。

[0106]

本発明は上述の実施の形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の応用及び変形が考えられる。例えば、本実施の形態においては、メモリ17を32ビット幅のメモリによって構成してもよい。また、本発明は、DSPだけでなく、9~12ビット幅を有するデータの処理を行う機器に対しても適用することができる。

[0107]

【発明の効果】

以上説明した本発明は、所定ビット幅のレジスタ27と混合回路29を設けるだけで、DMF処理における使用メモリ量を低減できるという効果を有する。

【図面の簡単な説明】

【図1】

本発明に係る演算装置の構成を示す図である。

【図2】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図3】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図4】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図5】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図6】

2つのメモリブロックに格納されるデータの配置を示す図である。 【図7】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図8】

2つのメモリブロックに格納されるデータの配置を示す図である。【図9】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図10】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図11】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図12】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図13】

2つのメモリブロックに格納されるデータの遷移過程を示す図である。

【図14】

本実施の形態に係るALUの内部構成を示す図である。

【図15】

混合回路における出力の遷移を示す図である。

【図16】

サイクリックなデータの配置を示す図である。

【図17】

DMFアルゴリズムの概要を示す図である。

【図18】

DMFアルゴリズムの概要を示す図である。

【図19】

従来の演算装置の構成を示す図である。

【図20】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図21】

2つのメモリブロックに格納されるデータの配置を示す図である。

【図22】

DMFアルゴリズムの概要を示す図である。

【図23】

DMFアルゴリズムの概要を示す図である。

【図24】

DMFアルゴリズムの算術式を示す図表である。

【図25】

DMFアルゴリズムの算術式を示す図表である。

【図26】

DMFアルゴリズムの算術式を示す図表である。

【図27】


DMFアルゴリズムの算術式を示す図表である。

【符号の説明】

- 11 シフター
- 13' ALU
- 15 アキュムレータ
- 17 メモリ
- 19 第1のメモリブロック
- 21 第2のメモリブロック
- 23 第1のルート
- 23' 第3のルート
- 25 第2のルート
- 27 レジスタ
- 29 混合回路

【書類名】 図面

【図1】



本発明に係る演算装置の構成を示す図

【図2】

_		11	R2	
3 2			Ŀ	
-			4	
4	0			4
5	=		11-	1
9			使用	
7		굗	*	
8				
6		,		
14 13 12 11 10				
Ξ				
12		4	-3	₹
33	2	1 -		R 4
14		使用		
15		*		
K		. ـ ا		
2		+ 2	+ 4	9 +
メド	_	_	_	_
<u> </u>	L	<u> </u>		
0		·		
\sim	ı			
 			2	
_	2		13	R4
2 1	RO RO		13	R4
3 2 1	₩		13	Ŕ
4 3 2 1	₩	12	13	& -
5 4 3 2 1	₩	12	13	用データ
6 5 4 3 2 1	₩	12	R3 13	使用データ
7 6 5 4 3 2 1		12		用データ
8 7 6 5 4 3 2 1	₩	12		使用データ
9 8 7 6 5 4 3 2 1	₩	12		使用データ
8 7 6 5 4 3 2 1	₩	12		使用データ
9 8 7 6 5 4 3 2 1	₩	12		未使用データ
9 8 7 6 5 4 3 2 1	₩	R2 12	> R3	使用データ
9 8 7 6 5 4 3 2 1	₩	R2 12	データ R3	未使用データ
9 8 7 6 5 4 3 2 1	₩	R2 12	英用データ R3	未使用データ
9 8 7 6 5 4 3 2 1	₩	R2 12	用データ R3 L	未使用データ
9 8 7 6 5 4 3 2 1	₩	3 R2 12	英用データ R3	未使用データ
9 8 7 6 5 4 3 2 1	₩	1 + 3 R2 12	英用データ R3	未使用データ

第1のメモリブロックのデータ

第2のメモリブロックのデータ

2つのメモリブロックに格納されるデータの配置を示す図

【図3】

7ドレス F E D C B A 9 8 7 6 5 4 3 2 11 0 0 R 0 1 [1 0 1] [1 0 1] [1 0 1] [1 0 1] [1 0 1] [1 0 1 0 1 0 1 0 1 0 1 0] [1 0 1 0 0 1 0 0 1 0 0 0 0	20 * * * * * [R 1 3] [- 2 2 2 1 1 5] * * * * * [2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2
ш	4 * - 8 * - 8 * - 9 * - 9

2つのメモリブロックに格納されるデータの配置を示す図

【図4】

2 1 0	 	1	1	 	1]	 	1	[(1	-		1		 	1	Z J
6 5 4 3 * * * [- 2 8	* *	ا د د	က	* *	- (၂	3 7 -	* *	- 4	4 1 -	* *	- 4 4	4 5 -	* *	- 4	4 9 -	* *	- 15
A 9 8 7	C	* - 1		۱ ۱	* _!	 -	۲ ا ا	* !	1 	۲ ا ا	* - 1 1	 	<u>د</u> ا ا	* - 	 	د ا ا	* - 1] [
EDCB - 127	2 * * 1 * 1	- 3 1	3 2 1	* * *	- 3 -	3 6 – -	* * *	3 9	4 0	* * *	- 1 4 3	4 4	* * *	- 1 4 7	4 8 - -	`` * * *	- 5 -	5 2
アドレス F 40 -	42 R 44 *	- 94	48 R	* 09	52 -	54 R	* 99	- 89	60 R	62 *	64 -	66 R	* 89	- 0/	72 R	74 *	- 9/	78 R
			—					_		_			_					
0 1	1 :	· 1				1			1					1	1			<u>. </u>
- 0	1 1	-		, —, 	1	1		1	1		1	- -		1	1		-	- -
3 2 1 0 -] [-	1			(- -	 	1 1	_ &	1	1	2]	, ,	1	9	1	1 1	[0	-]
H			*	3 4]	 	1 1 1	က ၂ ၂ ၂] 	 	4 2]	1	 	4 6]	1 	1 1 	5 0]	- - - -	· · · · · · · · · · · · · · · · · · ·
7			*	3 4]	 - - -	1 1 1 *	_	 - - - -	1 1 1 * *	. 4 2]	3	 	- 4 6		 	- 1 5 0]		
4 3	**********	R 3 1] [-	* * * *	1 3 4]	R 3 5] [-	1	3 8	R 3 9] [-	* * *	42]	R 4 3] [-	_	4 6	R 4 7] [-	1 1 1 * * * *	1 5 0]	5]	
6 5 4 3 2 7	* * * - * - * - * - * - * - * - * - * -	- R 3 1] [-	* * *		က	1 1 1 * * *	–	က	1 1 1 * *		4			- R 4 7] [-]		1 5 0]	5]	*
7 6 5 4 3 R 2 7	* * - * -	R 3 1] [-	* * * * * * * * * * * * * * * * * * * *		က	1	- 1	က			4			R 4 7] [-	1 1 + * * *	[0 2 1]	5]	*
A 9 8 7 6 5 4 3 -	* * *	R 3 1] [-	* * * * *	 	ლ 	1] * * * *	_ -	। । स		 	R 4	ı	 	R 4 7	1 1 1 3 * * * * [0	<u>]</u> [R51][* * *
BA 9 8 7 6 5 4 3	**	•	3 3] * * * * 5	 	 		_ -	[R 3		 	[R 4	ى ا	 	[R 4 7	;		[R 5 1] [* * * [m
C B A 9 8 7 6 5 4 3 * [R 2 7	7 1	•	က	 	ლ - - - - - - -	က	_	[R 3	4	1 	[R 4	4 Ե	 	* [R 4 7			[R 5 1] [* * * [m
E D C B A 9 8 7 6 5 4 3 * * * [R 2 7	- c	*	ო —	4] [ლ - - - - - - -	— ღ	_	* * *	- 4	4 2] [* * * 3	- 1 4 5 -	 	* [R 4 7	_ _ 4	5 0] [1	*** [12 2] [* * * [m
* * [R 2 7	1 2 R 3 0 -	* * *	°	R 3 4] [* * * * * * *	 3	R 3 8] [* * * * * * *	- - 4	R 4 2] [* * * * * * * *	- 1 4 5 -	R 4 6] [* * * [R 4 7	<u>-</u>	5 0] [1	* * * * [22] [- 5 3] * *

2つのメモリブロックに格納されるデータの配置を示す図

第1のメモリブロックのデータ

第2のメモリブロックのデータ

【図5】

第1のメモリブロックのデータ

2つのメモリブロックに格納されるデータの配置を示す図

【図6】

2つのメモリブロックに格納されるデータの配置を示す図

第2のメモリブロックのデータ

第1のメモリブロックのデータ

【図7]

0	1	_	ī	T	, -,	T	T	_	ı	1	_	П	1	_	ı	ı	$\overline{}$	1	ı	\neg
	1	1		ı	ı	 _	ı	ı	_	ı	ı		ı	١		1	ı	_	١	,
2	1	ထ	_	ı	7	_	ı	9	_	1	0	_	ı	4	,	ı	ထ	_	ı	7
3	J	0	ı		-	ı	ட	_	١		7	ı	_	7	ı		7	١	ட	က
4	*	-	6	*	-	က	*	_	7	*	-	-	*		വ	*	-	თ	*	-
5	*	_	0	*	_		¥	_		*	_	7	*	_	7	*	-	7	*	-1
9	*	١	-	*	ı	,	*	,		*	١	-	*	ı	-	*	ı	-	*	ı
7	*	ı	œ	*	ı	œ	*	١	~	*	ı	œ	*	ı	œ	*	ı	œ	*	i
8	_	ı	,	_	ı	ı	_	ı	ı	_	1	ı		ı	ı	<u>, </u>	ı	ı	_	1
9			ı	ŀ		ı	ı		ı	ı		ı	ı		ı	ı		ı	ı	-
A	~	_	١	-	_	ı	ည	_	ı	6	_	ı	က	_	1	7	<u> </u>	1	-	\vdash
В	0	ı	_	-	ı		-	ı		-	1		7	ı		7	1	_	က	1
၁	_	ထ	*		7	*	_	9	*	-	0	*	_	4	*	—	ထ	*	-	7
	_	0	*	_		*	_	-	*	_	7	*	_	7	*	_	7	*	_	က
		_	¥	ı	_	*	ı	-	*	ı	_	*	ı		*	١	-	*	ı	
F	i	œ	*	1	œ	*	1	œ	*	ı	~	*	ı	œ	*	J.	œ	*	ı	~
	09	62	4	9	89	0	7	4	9	8	0	82	84	86	88	06	92	4	96	88
2	16	16	16	16	16	17	17	17	17	17	18	18	18	18	18	19	19	<u> </u>	19	6
7																				
	<u> </u>			Ц.	_	Щ				ببيا				L			Щ.	ᆫ		
_	_										_						_			
0	<u> </u>	ı	_	I		-	3	1	_	ı	ı		I	ı	_	ı			ı	
1 0		ı	_	ı	1	г	3	ı	-	ا 	,	<u> </u>	ا 	ı	<u></u>	۱ 	ı	ı	ட்	1
2 1 0			0 - 0	 -		4 -]	; 			- -		2 -]]	_ 				ı	ļ	ட்	
3 2 1 0			1 0 -]	 - -	1	1 4 -]	; 	ı			,	$[2 \ 2 \ -]$		ı			ı	ı	ட்	1
Н			1 1 0 -]	<u> </u>	1	1 1 4 -]	_	ı		9 -] [- 6	,	1 2 2 -]	_ _	ı	9	<u> </u>	- - _	- 0	<u>.</u>	1
3			1 1 0 -]	<u> </u>	1	1 1 4 -]	_			19-][-61	ا ا ا	1 2 2 -]	_ _	ı	9	<u> </u>	- - _	3 0 -] *
4 3			- 1 1 1 0 -]	<u> </u>	1	- 1 4 -]	_	 		1 1 9 -] [-	; ; *	- 2 2 -]	3 – J	ı	9	7 -] [- - _	3 0 -	1 - 1] *
5 4 3		 	0 1 1 0 -]	<u> </u>	1	1 1 4 -	_	 	- - - - 8	R 1 1 9 -] [-	; ; *	- - -	3 – J	<u>]</u> * *	1 1 2 6	7 -] [<u>)</u> * * *	1 3 0 -	131-][* *
7 6 5 4 3	107-][1 1 0 -]] [1	- 1 1 4 -	R 1 1 5 -] [1 1 1 8	R 1 1 9] * * *	- - -	R 1 2 3 -] [* * *	- 1 1 2 6	127-][<u>)</u> * * *	1 1 3 0 -	R 1 3 1 -][] * * *
8 7 6 5 4 3	- R 1 0 7 -] []****[ı	- R 1 1 1 -] [] * * * [1 1 4 -	- 7 1 1 5 -] []***	1 1 1 8	- R 1 1 9]****[- R 1 2 3 -] [] * * * [1126	- R 1 2 7 -] [<u>)</u> * * *	1 3 0 -	- R 1 3 1 -] [] * * * [
9 8 7 6 5 4 3	R107-][]****[-	ı		1	1 1 4 -	- 7 1 1 5 -] [1 1 1 8	R 1 1 9]****[– – R 1 2 3 –] []****[-	1126	– – R 1 2 7 –] []***[-	1 1 3 0 -	R131-][] * * * * [_
A 9 8 7 6 5 4 3	R107-][]****[-6		- R 1 1 1 -] [] * * * [] [1 1 4 -	- 7 1 1 5 -] []***] [1 8	- R 1 1 9]****[] [- R 1 2 3 -] []***[-9] [1 1 2 6	- R 1 2 7 -] []***[-6] [1 3 0 -	R131-][] * * * * <u></u> 8
B A 9 8 7 6 5 4 3	R107-][]****[-	ı] * * * [1 1 4 -	- 7 1 1 5 -] []***	1 1 1 8	R 1 1 9]****[[R 1 2 3 -] []****[-	1126	– – R 1 2 7 –] []***[-	1 3 0 -	[R 1 3 1 -] [] * * * * [_
[A] 9 [8] 7 [6] 5 [4] 3	R107-][]****[-6] * * * [] [1 1 4 -	- 7 1 1 5 -] []***] [1 8	R 1 1 9]****[] [– – R 1 2 3 –] []***[-9] [1 1 2 6	– – R 1 2 7 –] []***[-6] [1 3 0 -	R131-][] * * * * <u></u> 8
B A 9 8 7 6 5 4 3	[R 1 0 7 -] []****[-6] * * * [] [1 1 4 -	- 7 1 1 5 -] []***		[19]****[] [[R 1 2 3 -] []***[-9	-] [1 2 6	– – R 1 2 7 –] []***[-6] [1 3 0 -	[R 1 3 1 -] [] * * * * <u></u> 8
[C B[A 9 8 7 6 5 4 3	* [R 1 0 7 -] []****[-6] * * * [] [1 1 4 -	- 7 1 1 5 -] []***		[19]****[] [[R 1 2 3 -] []***[-9	-] [1 2 6	– – R 1 2 7 –] []***[-6] [1 3 0 -	[R 1 3 1 -] [] * * * * <u></u> 8
D C B A 9 8 7 6 5 4 3	* * [R 1 0 7 -] [] * * * * - 6 0 1 1			3 _] * * * * [] [1 1 4 -	- 7 1 1 5 -] [] * * * * [[R 1 1 9	1 2 1 -] * * * * [] [****[R123-][1 2 5 -] * * * * [R126-][1126	– – R 1 2 7 –] [129-]****[R 1 3 0 -] [1 3 0 -	*** [R 1 3 1 -] [133-]****[
[E D C B[A 9 8 7 6 5 4 3	* * * [R 1 0 7 -] [] * * * * - 6 0 1 1 -] [- 0 1] [] * * *		114-][114-	- 7 1 1 5 -] [] * * * *	1 1 8 -] [1 1 8	[R 1 1 9	- 1 2 1 -] * * * * [122-][1	* * * [R 1 2 3 -] [- 1 1 2 5 -] * * * * [126-][1126	* * * * [R 1 2 7 -] [- 1 2 9 -] * * * * [130 -] [130 -	* * * [R 1 3 1 -] [

2つのメモリブロックに格納されるデータの配置を示す図

第1のメモリブロックのデータ

第2のメモリブロックのデータ

2つのメモリブロックに格納されるデータの配置を示す図

[図8]

F E D C B A 9 8 7 6 5	200 * * * * R 1 3 3 - -	1 3 5 -] * * * * [204 R 1 3 6 -] [1 1 3 6 -]	206 * * * * [R 1 3 7 -] [-	208 1 3 9 -] * * * * [210 R 1 4 0 -] [1 1 4 0 -]	212 * * * * [R 1 4 1 -] [-	214 1 4 3 -] * * * * [216 R 1 4 4 -] [1 4 4 -]	218 * * * * [R 1 4 5 -] [-	220 1 4 7 -] * * * * [222 R 1 4 8 -] [1 1 4 8 -]	224 * * * * [R 1 4 9 -] [-	226 1 5 1 -] * * * * [228 R 1 5 2 -] [1 5 2 -]			234 R 1 5 6 -] [1 5 6 -]	R157-	238 1 5 9 -] * * * * [第1のメモリブロックのデータ
アドレス F E D C B A 9 8 7 6 5 4 3 2 1 0	134-][1	* * * 3 2 -	3 7 -] * * * * [-	207 R 1 3 8 -] [1 1 3 8 -]	* * * [R 1 3 9 -]	- 1 4 1 -] * * * * [-	213 R 1 4 2 -] [1 1 4 2 -]] * * *		146-][* * * [R 1 4 7 -] * * * * [- 6 7	150-][S - C] * * *	23- 2- 2- 2- 2- 2- 2- 2- 2- 2- 2- 2- 2- 2-	154-][ı ı] * * *	- 1 1 5 7 -] * * * * [158-][1158-	* * * [R 1 5 9 -	第2のメモリブロックのデータ

出証特2002-3105322

【図9】

2つのメモリブロックに格納されるデータの配置を示す図

第2のメモリブロックのデータ

第1のメモリブロックのデータ

【図10】

アドレス F E D C B A 9 8 7 6 5 4 3 2 	280 1 8 7 -] * * * * [-	282 R 1 8 8 -] [1 1 8 8	284 * * * * [R 1 8 9 -]	-] * * * * [<i>-</i> 1 6 1 1 <i>-</i> 1987	288 R 1 9 2 -] [1 1 9 2	290 * * * * [R 1 9 3 -]	-] * * * * [- 267 787	294 R 1 9 6 -] [1 1 9 6	296 * * * * [R 1 9 7 -]	-] * * * * [- 6 6 1 867	300 R 2 0 0 -] [1 2 0 0	302 * * * * [R 2 0 1]	304 2 0 3 -] * * * * [-	306 R 2 0 4 -] [1 2 0 4	308 * * * * [R 2 0 5 -]	310 1 2 0 7 -] * * * * [-	312 R 2 0 8 -] [1 2 0 8	314 * * * [R 2 0 9 -]	316 1 2 1 1 -] * * * * [-	318 R 2 1 2 -] [1 2 1 2		第1のメモリフロックのデータ
7477 F E D C B A 9 8 7 6 5 4 3 2 1 1 0	281 * * * * [R 1 8 7 -] [-	283 1 8 9 -] * * * *	285 R 1 9 0 -] [1 1 9 0 -]	287 * * * * [R 1 9 1 -] [-		291 R 1 9 4 -] [1 1 9 4 -]	293 * * * * [595 1 1 9 7 - 3 * * * * *	297 R 1 9 8 -] [1 1 9 8 -]	299 * * * * [R 1 9 9 -] [-	301 1 2 0 1 -] * * * * []	303 R 2 0 2 -] [2 0 2 -]	305 * * * * [R 2 0 3 -] [307[205-]****[309 R 2 0 6 -] [1 2 0 6 -]	311 * * * * [R 2 0 7 -] [-	313 2 0 9 -] * * * *	315 R 2 1 0 -] [1 2 1 0 -]	317 * * * * [R 2 1 1 -] [-	319 1 2 1 3 -] * * * * [1	第2のメモリブロックのデータ

2つのメモリブロックに格納されるデータの配置を示す図

第1のメモリブロックのデータ

2つのメモリブロックに格納されるデータの配置を示す図

第2のメモリブロックのデータ

【図11】

0	ì	ı	_	ı	1	_	1	ı		1	١	_	1	ı		1	١	_	Ι	1
-	_	ı	ı	_	١	١		1	- 1		ı	1		١	1	_	١	1		١
2		1	9	_	1	0	 -	١	4	_	1	∞	_	١	7	_	1	ထ	_	1
က	ı	_	-	1	_	7	1		7	1		7	١	Ч	က	1		က	1	
4	က	*	7	_	*	7	-	*	7	ນ	*	7	6	*	7	က	*	7	_	*
5	-	*	_	_	*	-	7	*	-	7	*	_	7	*	_	ຕ	*	_	က	*
9/	~	*		7 ~	*		Z ~	*	'	2	*	'	ري م	*	'	~	*	,	~	
8	~	*		LE.	_		<u> </u>	_	1	_	~	ì		_	,	1	_	'	ı	
6	i	1							ٺ			_			ٺ			_		1
A		ب	_		6	- 1		က			7	_		_	_	ı	2	_		6
8				_	_	ı	_	7	ı		7	ı	_	က	,		က	ı		က
_ 	*	2	ဖ	*	7	0	*	2	4	*	7	ထ	*	7	7	*	7	9	*	~
5	*	_	_	*	_	~	*	_	7	*		7	*	_	က	*	_	ဗ	*	_
급	*	ı	7	*		7	*	ı	7	*	ı	~	*		7	*	ı	7	*	,
듄	*	ı	~	*	ı	~	*	ı	~	*	1	œ	*		~	*	ı	œ	*	ı
-		322	324	326	328	330	332	334	336	338	340	342	344	346	348	350	352	354	356	358
7	320	32	3,	37	37	3	3	3,	က်	ઝ	3,	က်	č	ř	č	స	က်	3	3	3
K				·																
_	_	_													1					
								-				<u> </u>	لسيا	نسيا	نـــا					
0		1			ı	ı	_	1	1	_	1	1	_	ı			1	ı	_	
1 0	-	ı	1	<u>-</u>	ا س	1		ا 	1					 -	1		I	l I		-
2 1 0	4 -]	 	1	8 -]		1	2 -]	- _				ı			1	4 -]		l I 1	8 	<u> </u>
\vdash	1 4 -]		1		- - -	1	2 2 -]	- -	1		<u>.</u>	ı		_	١	3 4 -]	- 		∞	_] [-
3	-	5 -] [-	_	- 8	-] [- 6	1 1	2 2 2 -]	_	1	မ	<u>.</u>	ı		_ _	١	2 3 4 -]		_	∞	ı
4 3	1 2 1 4 -]	ı	_		ı	1 1 3 * *	7	 	1 1 	မ	<u>.</u>	ı		_ _	١	1234-]		_	2 3 8	၊ ဝ
5 4 3	1 2 1	1 5 -	_	1 2 1 8	ı	1 3 * * *	1 2 2	 	1 1 	1 2 2 6	<u>.</u>	ı	1 2 3 0	_ _	١	- 1 2 3 4 -]		_	- 2 3 8	3 9 -
4 3	- 1 2 1	2 1 5	* *	- 1 2 1 8	2 1 9 –		- 1 2 2	2 2 3 -] [- 1 2 2 6	2 2 7 -] [* * *	- 1 2 3 0	231-][2 3 4 -]	2 3 5 -	_	- 2 3 8	2 3 9 -
7 6 5 4 3	121	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *	1 2 2	R 2 2 3 -] [1226	R 2 2 7 -] [* * * *	2 3 0	R 2 3 1 -] [R 2 3 5 -	_	238	R 2 3 9 -
8 7 6 5 4 3	2	R 2 1 5 -	_ * * *	- 1 2 1 8	2 1 9 –	* * *	- 1 2 2	R 2 2 3 -] [- 1 2 2 6	2 2 7 -] [* * *	2 3 0	- R 2 3 1 -] [١	- R 2 3 5 -	_	238	2 3 9 -
9 8 7 6 5 4 3	121	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *	1 2 2	– – R 2 2 3 –] [1226	R227-][* * * *	2 3 0	R 2 3 1 -] [R235-		238	R 2 3 9 -
A 9 8 7 6 5 4 3] [2	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *][122	– – – R 2 2 3 –] [] * * * * [- 5][1226	R 2 2 7 -] [] * * * * [- 6] [2 3 0	- R 2 3 1 -] [* * * * [- 8	ا 	- R 2 3 5 -] * * * * [] [2 3 8	- R 2 3 9 -
9 8 7 6 5 4 3	2	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *][122	– – R 2 2 3 –] [][1226	R227-][] * * * * [- 6	2 3 0	- R 2 3 1 -] [١	R235-		238	R 2 3 9 -
A 9 8 7 6 5 4 3] [2	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *][122	– – – R 2 2 3 –] [] * * * * [- 5][1226	R 2 2 7 -] [] * * * * [- 6] [2 3 0	- R 2 3 1 -] [* * * * [- 8	ا 	R235-] * * * * [] [2 3 8	* [R 2 3 9 -
A 9 8 7 6 5 4 3] [2	R 2 1 5 -	_ * * *	1218	R 2 1 9 -	* * *][122	– – – R 2 2 3 –] [] * * * * [- 5][1226	R 2 2 7 -] [] * * * * [- 6] [2 3 0	- R 2 3 1 -] [* * * * [- 8	ا 	R235-] * * * * [] [2 3 8	* * [R 2 3 9 -
A 9 8 7 6 5 4 3	2 1 4 -] [1 2 1	R 2 1 5 -	- 2 7 -] * * * * [2 1 8 -] [1 2 1 8	R 2 1 9 -	- 1 2 2 1 -] * * *	2 2 2 -] [1 2 2	– – – R 2 2 3 –] [- 2 2 5 -] * * * * [2 2 6 -] [2 2 6	* * * * [R 2 2 7 -] [_ 2 2 9 -] * * * * * [230-][230	- R 2 3 1 -] [233-]****[234-][-	R235-	2 3 7 -] * * * * [238-][238	* * * [R 2 3 9 -
A 9 8 7 6 5 4 3	R 2 1 4 -] [1 2 1	**** [R 2 1 5 -	1217-]****[R 2 1 8 -] [1 2 1 8	* * * * [R 2 1 9 -	221-]***	R 2 2 2 -] [1 2 2	* * * * [R 2 2 3 -] [1222-]****[R 2 2 6 -] [2 2 6 ·	****[R 2 2 7 -] [2 2 8 -] * * * *	R 2 3 0 -] [2 3 0	****[R 2 3 1 -] [233-]****[R 2 3 4 -] [-	****	2 3 7 -] * * * * [R 2 3 8 -] [2 3 8	* * * * [R 2 3 9 -
A 9 8 7 6 5 4 3	2 1 4 -] [1 2 1	R 2 1 5 -	- 2 7 -] * * * * [2 1 8 -] [1 2 1 8	R 2 1 9 -	- 1 2 2 1 -] * * *	2 2 2 -] [1 2 2	– – – R 2 2 3 –] [- 2 2 5 -] * * * * [2 2 6 -] [2 2 6	* * * * [R 2 2 7 -] [_ 2 2 9 -] * * * * * [230-][230	- R 2 3 1 -] [233-]****[234-][-	R235-	2 3 7 -] * * * * [238-][238	* * * [R 2 3 9 -

出証特2002-3105322

【図12】


アドレス F E D C B A 9 8 7 6 5 4 3 2 1 0	0 -] [2 4 0 -]	* [R 2 4 1 -] [2 4 3 -] * * * * [4 -] [2 4 4 -]	* [R 2 4 5 -] [-	2 4 7 -] * * * * [8 -] [1 2 4 8 -]	* [R 2 4 9 -] [-	2 5 1 -] * * * * [2	2 -] [2 5 2 -]	* [R 2 5 3 -] [-	2 5 5 -] * * * * [第1のメモリブロックのデータ	示す図
: E D 1	R 2 4	*	-	R 2 4	*	_ 	R 2 4	* *	— І І	R 2 5	* *]	第	り配置をう
アドレス [1	360	362 *	364	366	368	370	372	374	376	378	380	382		るデータの
										_		_		رح
0	1		1	1		Ī	Ī		1	1		1		各納され
1 0	1		1	1		ı		-]				-		に格納され
2 1 0	1	2 –]	ì	1	6 -]		- - -	0 -]		1	4 -]] [-		ックに格徴され
3 2 1 0	1 1	4 2 -]]]	4 6 –]		- -	5 0 -]			5 4 -]	-] [-		「ロックに格納され
4 3 2 1 0	1 1 1	2 4 2 -]	ျ - 	1 1 1	2 + 6 -]	_] [/	 	2 5 0 -]		· · · · · · · · · · · · · · · · · · ·	2 5 4 -]	5 -] [-		リブロックに格納され
5 4 3 2 1 0	1 1 *	1242-]	4 3		1246-]	4 7 -] [- 4	-	1250-]	5 1 -] [-	· · · · · · · · · · · · · · · · · · ·	1 2 5 4 -]	55-1[-	, K-	メモリブロックに格納され
6 5 4 3 2 1 0	1 1 * * *	- 1 2 4 2 -]	2 4 3 -] [-	X * *	- 1 2 4 6 -]	2 4 7 -] [-	* * *	- 1 2 5 0 -]	2 5 1 -] [-] * * *	- 1 2 5 4 -]	2 5 5 -] [-		このメモリブロックに格納され
7 6 5 4 3 2 1 0	1 1 1 3 * * *	2 4 2 -]	R 2 4 3 -] [-	* * * *	1 2 4 6 -]	R 2 4 7 -] [-	*	1250-]	R 2 5 1 -] [-	:	1254-]	R 2 5 5 -] [-	0データ	2つのメモリブロックに格納され
8 7 6 5 4 3 2 1 0	1 1 1 * * * *	2 4 2 -]	- R 2 4 3 -] [-] * * * <u>*</u>	1246-]	- R 2 4 7 -] [-	*	:	7	*	1254-]	- R 2 5 5 -] [-	ックのデータ	2つのメモリブロックに格納され
9 8 7 6 5 4 3 2 1 0	1 1 1 3 * * * * []	[2 4 2 -]	R 2 4 3 -] [-] * * *	[1 2 4 6 -]	R247-][-	*	:	7	*	[2 5 4 -]	R255-][-	ブロックのデータ	2つのメモリブロックに格納され
A 9 8 7 6 5 4 3 2 1 0	_ -] [2 4 2 -]	R 2 4 3 -] [-	2 * * *] [1 2 4 6 -]	R 2 4 7 -] [-	*	:	7	*] [2 5 4 -]	:	モリブロックのデータ	2つのメモリブロックに格納され
B A 9 8 7 6 5 4 3 2 1 0	_ -	-] [2 4 2 -]	[R 2 4 3 -] [-	45-1***	-] [2 4 6 -]	[R 2 4 7 -] [-	*	:	7	*	-] [1 2 5 4 -]	[R 2 5 5 -] [-	メモリブロックのデータ	2つのメモリブロックに格納され
C B A 9 8 7 6 5 4 3 2 1 0	_ -	2 -] [2 4 2 -]	* [R 2 4 3 -] [-	2 4 5 -] * * * * [6 -] [1 2 4 6 -]	* [R 2 4 7 -] [-	*	1 	7	*	4 -] [2 5 4 -]	* [R 2 5 5 -] [-	2のメモリブロックのデータ	2つのメモリブロックに格納され
D C B A 9 8 7 6 5 4 3 2 1 0	_ -	4 2 -] [1 2 4 2 -]	* * [R 2 4 3 -] [-	2 4 5 -] * * * * [4 6 -] [1 2 4 6 -]	*	2 4 9 -] * *	5 0 -] [3	7	*	5 4 -] [2 5 4 -]	* * [R 2 5 5 -] [-	第2のメモリブロックのデータ	2つのメモリブロックに格納され
EDCBA9876543210	_ -	2 4 2 -] [1 2 4 2 -]	* *	2 4 5 -] * * * * [2 4 6 -	* *	2 4 9 -] * *	250-][7	*	254-][1254-]	* * * [R 2 5 5 -] [-	第2のメモリブロックのデータ	2つのメモリブロックに格納されるデータの配置を示す図
パレス F E D C B A 9 8 7 6 5 4 3 2 1 0	_ -	363 R 2 4 2 -] [2 4 2 -]	* * *	367 1 2 4 5 -] * * * * [369 R 2 4 6 -] [1 2 4 6 -]	*		5 0 -] [3	7	*	381 R 2 5 4 -] [1 2 5 4 -]	* * * * [R	第2のメモリブロックのデータ	2つのメモリブロックに格納され

【図13】

10			=	=		
65432	01	10,			未使用データ R2	未使用データ R2'
987		-	R	<u></u>	- *	*
アドレス[15 14 13 12 11 10 9	RO	R0'	未使用データ	未使用データ	//3/	///////////////////////////////////////
アドレス	د	٤	n+2	n+2	n+4	n+4
2 1 0	[R0	.02	R 0.	RO'		
7 6 5 4 3	未使用データ	未使用データ	未使用データ	未使用データ	12	12'
11 10 9 8						
4131211	N	N	=		R2	R2'
アドレス[15]14 13 12	n+1	1+u		1+1	n+3	n+3
·	(a) パネーン1	- \ \ \	(b) パターン2		(c) パターン3	


2つのメモリブロックに格納されるデータの遷移過程を示す図

【図14】




ALUの内部構成を示す図

【図15】




混合回路における出力の遷移を示す図

【図16】




サイクリックなデータの配置を示す図

【図17】




i 7

【図18】



JMFアルゴリズムの概要を示す図

【図19】



従来の演算装置の構成を示す図

【図20】

1 0					
7					
6 5 4 3 2					~
4					\cdot\
5					11-
9		-			ě
7	으	=	12	13	5
ω					П
6					J
151413121110 9 8 7	未使用データ	未使用データ	未使用データ	未使用データ	第1のメモリブロックのデータ
アドレス 1514	u	n + 2	n + 4	9 + u	
10 9 8 7 6 5 4 3 2 1 0	RO	R1	R2	R3	リブロックのデータ
151413121110 9	未使用データ	未使用データ	未使用データ	未使用データ	第2のメモリフ
アドレス	n + 1	n + 3	n + 5	n + 7	


2つのメモリブロックに格納されるデータの配置を示す図

【図21】

0		_	_	_	_	_	_	_		<u> </u>		_	_			$\overline{}$	$\overline{}$	<u>،</u>	<u></u>	_		
				1				'		'		1	1	8	<u>'</u>	0		2 -	_	_;	ا ٰ.ٰ	
1 2									1	'				<u>ه</u>	6	:	2	:			3	
4 3	_	_		_	_	1	9	_	~	_		~	~	~	7	:		2		2		
5 4	_		_	<u>ო</u>	4	വ	_		_	_		_	_	_	_	_	_	_	_	_	_	\$
9		_	_	_	1	_ I	_	_	ı							,		,			١, ا	11
7	'			,		,						Ì	Ì							1		ė
8													ı			1	1	1		1	,	5
6						_		_				_			_	_	ب	ب		_		ū
4	*	*	*	*	×	*	*	*	*	*		*	*	*	*	*	*	*	*	*	*	7
В	*	*	*	*	*	*	*	*	*	*		*	*	*	*	*	*	*	*	×	*	#
၁	*	*	*	*	*	*	*	*	*	*		*	*	*	*	*	*	*	*	*	*	第1のメモリブロックのデー
Ω	*	*	*	*	*	*	*	*	*	*		*	*	*	*	*	*	*	*	*	*	紙
E	*	*	*	*	*	*	*	*	*	*		*	*	*	*	*	*	*	*	*	*	7,
F	*	*	*	*	*	*	*	*	*	*		*	*	¥	*	*	*	*	*	*	*	
	0	~	4	9	8	0	1	14	9	8		490	492	494	496	498	500	502	504	506	508	
スフ								,	ľ			4	46	4	4	4	2	ũ	2	2	ũ	
뭆									i			1									ı	
												l					1					
		<u> </u>		L			Ш												لبا		Ш	
		<u></u>	<u>⊢</u>						_													
0 1	_																					
2 1 0	1							l l					7 -]	- 8	[- 6	- 0	_ _	2 -]	3 -]		5 -]	•
3 2 1 0	1				1		1	l 	- - - - -			4 6 -]	4 7 -]	4 8 -	4 9 -]	5 0 -		7	53-]	4	5 5 -]	
4 3 2 1 0	[0		2]	3 5		5 5	9	7]	- - - - - -	- - - -		2 4 6 -]	2 4 7 -]	2 4 8 -]	2 4 9 -]	0		7	253-]	ი 4		
3	0	R 3	R 2]	;			R 6		ထ	:		R 2 4 6 -]	2 4 7			2 5 0	ص –	2 5 2	253	2 5 4	ည	6 —
4 3	0			~	œ	œ	~	œ	ထ	:		- R 2 4 6 -]	2 4 7			2 5 0	2 5 1	2 5 2	253	R 2 5 4	2 5	データ
5 4 3	۵ 0	•		~	œ	œ	~	œ	œ œ	œ		;_	R 2 4 7	œ	<u>~</u>	R 2 5 0	R 2 5 1	R 2 5 2	R 2 5 3	- R 2 5 4	R 2 5	かずータ
6 5 4 3	۵ 0	•	ı	<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	œ œ	<u>د</u> ا		;_	R 2 4 7	œ	<u>د</u> ا	R250	R 2 5 1	R252	R 2 5 3	R 2 5 4	- R 2 5	ックのデータ
7 6 5 4 3	R 0	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا		;_	R247	œ	œ ا ا	R250	R 2 5 1	R252	– – R 2 5 3	R 2 5 4	– – R 2 5	ブロックのデータ
8 7 6 5 4 3	R 0	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا		;_	R247	œ	œ ا ا	R250	R 2 5 1	R252	– – R 2 5 3	R 2 5 4	– – R 2 5	Eリブロックのデータ
B A 9 8 7 6 5 4 3	R 0	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا	•	;_	R247	œ	œ ا ا	R250	R 2 5 1	R252	– – R 2 5 3	R 2 5 4	[R 2 5	メモリブロックのデータ
A 9 8 7 6 5 4 3	R 0	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا		;_	R247	œ	œ ا ا	R250	R 2 5 1	R252	– – R 2 5 3	R 2 5 4	* [R 2 5	2のメモリブロックのデータ
C B A 9 8 7 6 5 4 3	R 0	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا		;_	R247	œ	œ ا ا	R250	R 2 5 1	R252	– – R 2 5 3	R254	* [R 2 5	第2のメモリブロックのデータ
D C B A 9 8 7 6 5 4 3	0 H 1 + + + +	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>مد</u> ا ا	ا د س	<u>د</u> ا	•	;_	R247	œ	œ ا ا	R250	R 2 5 1	* * * * * [R 2 5 2	– – R 2 5 3	R254	* [R 2 5	第2のメモリブロックのデータ
D C B A 9 8 7 6 5 4 3	0 H 1 + + + +	* * * * * *		<u>د</u> ا	c	<u>د</u> ا ا	۲ ا ا	<u>u </u>	ا د س	* * * * * * * * *	•	;_	* * * * * * [2	œ ا ا	* * * * * * [R 2 5 0	* * * * * * [17 2 5 1	* * * * * * [R 2 5 2	* * * * * * [R 2 5 3	* * * * * * [R 2 5 4	* * * * * * [R 2 5	第2のメモリブロックのデータ
D C B A 9 8 7 6 5 4 3	0 H 1 + + + +	•		<u>د</u> ا	œ	<u>د</u> ا ا	۲ ا ا	<u>~ + + + + + + + + + + + + + + + + + + +</u>	8 2	Y] * * * *	•	* * * * * *	* * * * * * [2	2 3 * * * * *	* * * * * * [R 2 5 0	* * * * * * [17 2 5 1	* * * * * * [R 2 5 2	* * * * * * [R 2 5 3	* * * * * * [R 2 5 4	* * * * * * [R 2 5	第2のメモリブロックのデータ
C B A 9 8 7 6 5 4 3	0 H 1 + + + +	* * * * * *		<u>د</u> ا	c	<u>د</u> ا ا	2 3 * * * * *	<u>u </u>	8 2	* * * * * * * * *		;_	R247	<u>~</u> + + + + + + + + + + + + + + + + + + +	~ * * * *	R250	R 2 5 1	* * * * * [R 2 5 2	* * * * * * [R 2 5 3	* * * * * * [R 2 5 4	* * * * * [R 2 5	第2のメモリブロックのデータ


2つのメモリブロックに格納されるデータの配置を示す図

【図22】



出証特2002-3105322

【図23】



MFアルゴリズムの概要を示す図

【図24】


Ħ	-	3,1	B ₂	−B₃		-B ₅		37	
算術		A ₁ -B	A2-[A3 —[As-E		A B -	
,	1	c_1	C_2 ,	c_3 ,	****	c _s ,	ı	C,′	1
算術式		A1+B1	A2 +B2	A3+83	A4+B4	A5+B5	A ₆ +B ₆	A, +B,	A ₈ +B ₈
O .	-	C ₁	C2	C3	C4	CS	$c_{\rm e}$	6,	ပီ
算術式		WIXAO	W2×C1	W ₃ ×C ₂ '	W4×C3	W ₅ ×C ₄	W ₆ ×C ₅	W ₇ ×C ₆	W8×C7'
В	_	В	B2	Вз	В4.	B ₅	Be	B ₇	B ₈
データ	0 x	X 128	X 192	X 208	X 240	X 248	X 249	X 253	X 255
W V	Ao	A	A2	A ₃	A ₄	As	A ₆	A 7	AB

DMFアルゴリズムの算術式を示す図表

【図25】


算術式		A ₀ × ₀	$(x_{128}-x_0)$	$G_2(x_{192}+(x_{128}-x_0))$	$C_3[x_{208} - (x_{192} + (x_{128} - x_0))]$	$C_4 \times_{240} + \times_{208} - (\times_{192} + (\times_{128} - \times_0))$	$G_5(x_{248}-(x_{240}+x_{208}-(x_{192}+(x_{128}-x_0)))$	$C_6 \times_{249} + \times_{248} - (\times_{240} + \times_{208} - (\times_{192} + (\times_{128} - \times_0)))$	C_{1} \times_{253} $ (\times_{249}$ $+$ \times_{248} $ (\times_{240}$ $+$ \times_{208} $ (\times_{192}$ $+$ $(\times_{128}$ $ \times_{0}))))$
算術式		WIXA	W2×C1	W ₃ ×C ₂	3× * M	'o×°M	W ₆ ×C _t	W7 × C	W _B ×C
В	***	В	B ₂	B ₃	B4	B _S	В	8,	Вв

DMFアルゴリズムの算術式を示す図表



၁	算術式	算術式
ı		
C ₁	A1 +B1	x ₁₂₈ +x ₀
C ₂	A2+B2	$x_{192} - (x_{128} - x_0)$
C3	A ₃ +B ₃	$x_{208} + x_{192} + (x_{128} - x_0)$
C4	A4+B4	$x_{240} + x_{208} - (x_{192} + (x_{128} - x_0))$
Cs	As +Bs	$x_{248} + x_{240} + x_{208} - (x_{192} + (x_{128} - x_0))$
Ce	A ₆ +B ₆	$x_{249} + x_{248} - (x_{240} + x_{208} - (x_{192} + (x_{128} - x_0)))$
C ₇	A7+B7	$x_{253} + x_{249} + x_{248} - (x_{240} + x_{208} - (x_{192} + (x_{128} - x_0)))$
CB	A ₈ +B ₈	$x_{255} + x_{253} - (x_{249} + x_{248} - (x_{240} + x_{208} - (x_{192} + (x_{128} - x_0))))$

DMFアルゴリズムの算術式を示す図表



【図27】

, o	算術式	算術式
1		
[0	A1 -B1	x ₁₂₈ -x ₀
C ₂ ,	A2-B2	$x_{192} + (x_{128} - x_0)$
ເ³ຸ	A ₃ -B ₃	$x_{208} - (x_{192} + (x_{128} - x_0))$
1		
C ₅ ,	As-Bs	$x_{248} - (x_{240} + x_{208} - (x_{192} + (x_{128} - x_0)))$
Ī		
C ² ,	A, -B,	$x_{253} - (x_{249} + x_{248} - (x_{240} + x_{208} - (x_{192} + (x_{128} - x_0))))$
1	•	

DMFアルゴリズムの算術式を示す図表



【書類名】


要約書

【要約】

【課題】 従来の演算装置は、データをメモリに格納する際に、IパートとRパートの間に未使用データを配置していたため、データの伝送処理や演算処理における効率を低下させていた。

【解決手段】 演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニット13'と、メモリから読み出したデータを一時格納するレジスタ27と、演算論理ユニットまたはレジスタを選択し、メモリから読み出したデータの一部を、選択した演算論理ユニットまたはレジスタから出力される出力データに置き換えることが可能な混合回路29と、を有することを特徴とする

【選択図】 図1



特許出願の番号 特願2002-241371

受付番号 50201240575

書類名特許願

担当官 第七担当上席 0096

作成日 平成14年 8月23日

<認定情報・付加情報>

【提出日】 平成14年 8月22日

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社